# PCB布局布线规范

本文档提供嘉立创EDA中PCB布局、布线、丝印、DRC的详细操作规范和方法论。在原理图转换PCB后查阅。

> 来源：Expert强化篇51核心板、Expert强化篇USB拓展坞、RYDZ MSPM0系列、RYDZ智能车

---

## 目录

1. [PCB设计完整流程](#pcb设计完整流程)
2. [布局规范](#布局规范)
3. [布线规范](#布线规范)
4. [差分对布线](#差分对布线)
5. [晶振电路布线](#晶振电路布线)
6. [电源布线策略](#电源布线策略)
7. [地平面与过孔](#地平面与过孔)
8. [铺铜规范](#铺铜规范)
9. [DRC规则设置](#drc规则设置)
10. [丝印设计](#丝印设计)
11. [嘉立创下单流程](#嘉立创下单流程)

---

## PCB设计完整流程

```
原理图设计 → PCB布局 → PCB布线 → DRC检查 → 导出Gerber → 下单打样
```

### 管线详解（10步）

1. **新建工程/创建板子**：文件夹下新建原理图+PCB
2. **原理图绘制**：元件选型→放置器件→布线→DRC检查（详见SKILL.md设计模式）
3. **原理图转PCB**（Alt+I）+ 导出BOM表
4. **放置板框**：板框层绘制，≤10×10cm（免费打样），添加圆角（≥2mm避免划伤）
5. **布局**：分功能分模块，最关键步骤之一
6. **布线**：电气连接实现，最关键步骤之二
7. **DRC检查**：确保符合制造工艺
8. **导出Gerber**：生产文件
9. **嘉立创下单**：每月2次免费打样（1~4层板）

### 布局布线优先级原则

- **布局决定布线**：元件位置决定了走线难度和信号质量，不要跳过布局直接布线
- **重要信号优先**：差分线 → 晶振线 → GPIO信号线 → 外围功能电路 → 电源线 → GND铺铜
- **空间让步原则**：不重要的元件（如滤波电容）应为主要信号线让路，可移至底层

---

## 布局规范

### 布局三层标准（蓝桥杯EDA竞赛级）

1. **整齐美观**：元器件之间相互平行或垂直排列，不横竖混放
2. **分布均匀**：排列紧凑，疏密一致，避免大片空白，充分利用板子有效空间
3. **顶层优先**（竞赛要求）：手动焊接可忽略——大批量生产放顶层方便回流焊

### 补充布局原则

**根据电气特性和使用特点布局**（人体工程学）：
| 元件类型 | 放置位置 | 原因 |
|----------|----------|------|
| 接口/按键/排针 | 板子边缘 | 方便插拔和操作 |
| 屏幕/主控 | 板子中央 | 视觉焦点 |
| 电源电路 | 电源输入旁边 | 电流路径最短 |
| 晶振 | 尽量贴近芯片引脚 | 信号完整性 |
| 滤波电容 | 紧靠对应芯片引脚 | 去耦效果 |
| Type-C接口 | 略微超出板边 | 避免安装外壳干涉 |

**三维高度意识**：
- PCB是二维平面绘图，但不能忽略元件高度
- 屏幕下方不能放高元件（遮挡视线）
- 接口不要被高元件遮挡
- 检查3D预览确认

**模块化布局**：同一功能电路放在同一区域，方便布线和调试

### 布局操作流程

1. **先放固定位置的件**：螺丝孔（根据安装尺寸精确放置）、大接口（Type-C/USB/排针）、主控芯片
2. **再放大尺寸模块**：稳压模块、驱动模块、屏幕
3. **最后放置离散元件**：滤波电容（按"先大后小"顺序就近放）、按键放板边、电位器旋钮伸板边
4. **布局传递**（Ctrl+Shift+X）：在原理图中框选某区域→PCB中自动选中，分模块排列
5. **先预布局后上板**：在PCB空白区域按模块预排好各组电路，再整体拖入板框
6. **锁定板框+定位孔**：布局前锁定，防止误移

### 常用快捷键
| 操作 | 快捷键 |
|------|--------|
| 布局传递 | Ctrl+Shift+X |
| 交叉选择（原理图/PCB互跳） | Shift+X |
| 单位切换（mil/mm） | Q |
| 对齐工具 | 工具栏勾选显示全部对齐按钮 |

---

## 布线规范

### 线宽选择指南

| 线类型 | 线宽 | 说明 |
|--------|------|------|
| 普通信号线（GPIO/I2C/UART） | 8~10mil | 默认10mil |
| 芯片滤波电容到引脚 | 12mil | 略宽以降低阻抗 |
| 电机驱动信号线（≤1.2A） | 20mil | TB6612 AO1/AO2等 |
| 普通电源分支（3.3V/5V） | 20mil | 非主供电通路 |
| 电机VM电源输入（1.2~2A） | 30mil | 供电干路 |
| 主电源干路（3A+） | 50~60mil或铺铜 | 承载大电流 |
| 使能引脚/上拉/下拉 | 10~20mil | 不过大电流 |

**线宽确定方法**：先查看目标焊盘宽度，线宽不超过焊盘宽度（否则DRC间距报错）
- 例：Type-C VBUS焊盘宽27.6mil → 电源线选27mil

**最小线宽约束**：嘉立创免费规则要求≥6mil（非4mil！4mil会被收费），统一用6mil确保多家PCB厂商兼容

### 信号线布线规则

- **走线方式**：横平竖直，禁止大面积斜线
- **拐弯角度**：禁止走直角（90度），直角走线等效贴片天线→辐射EMI干扰。只能用135度钝角或圆弧
- **焊盘出线**：从焊盘**短边**引出，不从长边出——长边出会形成两个直角
- **元件内部不走线**：原则上不穿过元件内部走线（如两个LED之间）
- **间距**：多条平行信号线保持等间距，美观工整
- **能走顶层就不打过孔**：顶层能布通则不走底层，避免底面走线混乱
- **多路布线**：选中多根同方向走线→一次性拉出（快捷键波浪线），大幅提高效率

### 布线顺序

按信号重要程度从高到低：
1. **差分信号线**（USB D+/D-、晶振差分对等）
2. **晶振线**（高速信号，差分对等长处理）
3. **GPIO信号线**（从芯片引出到排针/外设）
4. **外围功能电路信号线**（按键、LED、复位等）
5. **电源线**（加粗处理或铺铜）
6. **GND网络**（通过铺铜+过孔解决）

### 布线迭代与纠错

布线不是一次性完成的——发现走线困难时主动调整布局：
- 滤波电容挡住电源路径 → 调换元件位置
- 某引脚未引出 → 回原理图修改，更新到PCB
- C5/C8位置搞反 → 删除导线→调换元件→重连导线→重建铺铜

---

## 差分对布线

> 来源：Expert强化篇USB拓展坞

### 差分信号原理
- 单端信号（如UART）：依赖参考地平面，噪声直接叠加到有效信号
- 差分信号（如USB）：两根极性相反的信号线传输，接收端取(V+) - (V-)，共模噪声被抵消
- 优势：抗干扰能力强、传输距离远、速度快

### 差分线7条设计规则

1. 差分线尽量短
2. 优先绘制差分线（在所有布线之前）
3. 差分线上不超过2对过孔
4. 平行紧密走线，避免直角和锐角
5. **线长差控制在5mil以内**（在嘉立创EDA差分对规则中设置）
6. 与其他信号网络及GND间距 > 20mil
7. USB差分阻抗为90Ω（入门阶段可不严格考虑，高频设计必须处理）

### 差分对操作流程

1. **设置规则**：设计→设计规则→差分对→设置对内误差5mil
2. **添加差分对**：工程设计中添加差分对（如：4路USB输出 + 1路USB输入 + 1路晶振）
3. **布线**：`Alt+D` 快捷键呼出差分对布线，两根线同步走
4. **等长调节**：选中较短线，使用"等长调节"进行蛇形走线——框选区域后软件自动生成蛇形补偿
5. 系统自动检查等长，绿色提示为合格（长度差在5mil内）

---

## 晶振电路布线

> 来源：Expert强化篇51核心板、RYDZ MSPM0

### 基础规则
- 晶振紧贴芯片对应引脚，走线尽量短
- **负载电容紧靠晶振**，走线先经过电容再进入晶振
- 晶振下方顶层和底层均禁止走线
- 两路信号线保持对称布局（便于等长）

### 晶振屏蔽设计（via fence + keepout）

晶振电路外围的三层电磁屏蔽结构：

1. **GND过孔屏蔽环**：晶振周围打一圈GND过孔（外径24mil/内径12mil）
2. **GND粗线串联**：用20mil粗线将所有屏蔽过孔串联
3. **禁止铺铜区**：放置→禁止区域→多边形→多层→禁止铺铜，将晶振区域完整包裹

**效果**：
- 禁止区域内侧由GND过孔包围（电磁屏蔽）
- 禁止区域外侧与外部铺铜形成清晰分界线
- 防止铺铜铺到晶振电路上引入噪声

### 晶振差分对（如有）
- 晶振两路信号线可定义为差分对（Alt+D），软件自动检查等长
- 布局上保持轴对称→自动实现等长
- 长度差控制在10mil以内

---

## 电源布线策略

> 来源：Expert强化篇USB拓展坞、RYDZ智能车

### 实心填充法（推荐）

用"实心填充（多边形铺铜）"替代普通导线走电源网络：
- 整块铜皮的过流能力远优于细导线
- 铺铜宽度可达200~375mil（5~9.5mm）
- 各段铺铜网络属性必须正确（VIN/VCC/GND各段不能互相覆盖）

### 电源走线顺序

Type-C输入 → 滤波电容（先大后小：10μF→0.1μF） → 自恢复保险丝 → 开关（如有） → 芯片供电

### 取电位置
- 必须从**滤波电容之后**取电，不从未滤波端取电
- 电源先经过大电容再经过小电容，然后送入芯片引脚

### 多个过孔并联增强过流
- 单个过孔过流不足时用多个并联（如电源走3个过孔，外径24mil/内径12mil）
- 顶层与底层电源通过实心填充 + 过孔实现跨层连接

### 线宽与焊盘宽度匹配
- 电源线宽 = 目标焊盘宽度（先量再定）
- 例：Type-C焊盘宽27.6mil → 线宽27mil；MCU VCC焊盘高16.5mil → 线宽16mil

---

## 地平面与过孔

### 地平面策略
- 顶层和底层均铺GND铜
- 底层做完整地平面（整块GND铜）
- 顶层GND孤岛通过打GND过孔连接到底层地平面

### GND过孔（缝合孔）

**放置原则**：
- 在GND焊盘旁边就近放置GND过孔
- 滤波电容引脚附近必须放GND过孔（提供回流路径）
- 芯片散热焊盘下方多打过孔到地平面（增强散热）
- 空白区域多放GND过孔——**不要怕过孔多**，机器打孔极快
- 过孔排列对齐、等间距
- 过孔网络属性必须设为GND，否则铺铜连不上

**自动缝合孔**：嘉立创EDA专业版铺铜区域右键→"放置缝合孔"
- 外径24mil，内径12mil，行距/列距30~80mil

**默认过孔尺寸**：外径24mil / 内径12mil

---

## 铺铜规范

### 铺铜连接方式
| 方式 | 特点 | 适用场景 |
|------|------|----------|
| 发散（十字连接/热焊盘） | 散热慢，方便手工焊接 | **推荐默认** |
| 直连（全铺） | 过流能力强，但焊接需大功率烙铁 | 需要极大过流能力时 |

### 铺铜操作流程（顺序不可乱）
1. 完成所有信号线和电源线布线
2. 打GND缝合孔
3. 顶层+底层铺GND铜
4. 检查信号线周围空白区域→补打过孔→**重建铺铜**
5. 添加泪滴（工具→放置泪滴/设置中勾选自动添加泪滴）
6. **重建铺铜**（泪滴后必须重建，否则DRC报错）
7. DRC检查

### 晶振区域处理
- 晶振下方设置禁止铺铜区域（顶层+底层），防止铺铜铺到晶振电路

---

## DRC规则设置

> 来源：Expert强化篇USB拓展坞、RYDZ智能车

### 关键默认值

| 规则项 | 推荐值 | 说明 |
|--------|--------|------|
| 信号线宽 | 默认10mil(0.254mm)，最小5mil，最大100mil | |
| 导线-导线间距 | **6mil** | 非4mil！确保多厂商兼容 |
| 焊盘-焊盘间距 | 6mil | |
| 过孔默认 | 外径24mil/内径12mil | |
| 差分对内线宽 | 信号线线宽 | 间距6mil，误差5mil |
| 阻焊拓展 | 顶层/底层均2mil | |
| 铺铜连接 | 发散（十字），线宽10mil，间距10mil，90度 | |

### DRC矩阵解读
- 行/列分别为导线、焊盘、过孔等元素类型
- 行列交点即为两者间距要求（如导线-导线=6mil，焊盘-焊盘=6mil）

### 设计习惯
- 每次新建工程后设计规则可能恢复默认（4mil），需养成**设计前先修改规则**的习惯
- 开启"实时DRC检测"（设计菜单勾选），画板过程中即时报错
- 原理图DRC全部勾选

### 常见DRC报错处理
| 报错 | 原因 | 解决 |
|------|------|------|
| GND引脚未连接到地网络 | 孤立GND引脚 | 拉线到GND铺铜区或打过孔 |
| 间距不足 | 线宽超过焊盘宽度 | 改窄导线或调整位置 |
| 未铺上铜皮（孤岛） | 铺铜未覆盖该区域 | 手动补打过孔后重建铺铜 |

---

## 丝印设计

> 来源：Expert强化篇51核心板、RYDZ MSPM0、RYDZ智能车

### 字体与尺寸
- 引脚标注高度：60mil（正面）、50mil（背面可略小）
- 板名标题高度：80~120mil
- 推荐字体：嘉立创EDA中以"A"开头的字体（作者偏好）

### 正面丝印内容
- 每个IO口旁标注引脚名（如"A14"、省略"P"→"PA14"），节省空间
- 电源引脚标注：5V、3V3、GND
- 调试接口：CLK(SWCLK)、DIO(SWDIO)
- 画框线分隔各组引脚：横杠分上下行，竖杠分左右列
- 开关方向标识：在"开"方向放一个小圆点（半径10mil圆形）
- Logo：放置→图片→导入到顶层丝印层，可调容差/简化参数控制线稿精细度

### 背面丝印内容
- 板子名称和引脚数（如"MSPM0G3519核心板(80pin)"）
- 引脚定义表（如"LED1=PB0, LED2=PB1"）
- VCC对应关系（如"若焊接3.3V版本芯片则VCC=3.3V"）
- 注意事项/禁止操作
- 店铺/学校/个人信息

### 丝印操作技巧
- 布线时将丝印层隐藏，避免干扰
- **对齐技巧**：先确定首尾两个丝印位置 → 框选整列 → 右对齐+垂直等间距 → 自动排列
- 正面丝印画好后，复制一份改到底层丝印层做背面
- 丝印离焊盘>1mm，否则焊接后会被排针/排母遮挡
- 用3D预览反复检查越界、重叠、字体不一致
- 矩形框用10mil线宽围住每组丝印

---

## 嘉立创下单流程

> 来源：Expert强化篇51核心板

1. 下载"嘉立创下单助手"（小熊图标）
2. 优惠券中心领取免费打样券（每月2次，1~4层板）
3. PCB订单→计价下单→上传Gerber文件
4. 参数选择：
   - 板子数量：5块（默认）
   - 板材：FR4
   - 厚度：0.8~1.6mm（免费）
   - 阻焊颜色：推荐黑色（"比较有科技感"），按需选择
   - 标志：嘉立创客编，位置无要求
   - SMT贴片：不需要（手焊场景）
   - 钢网：不需要（手焊场景）
5. 使用优惠券→0元提交→约4~5天到手
