# PCB布局布线设计规则

本文档基于嘉立创EDA教学视频与工程实践知识提取，覆盖PCB设计全过程的关键规则。

---

## 一、布局流程与原则

### 1.1 布局流程（优先级）

1. **确定板框**：先在机械层或板框层绘制外形尺寸。布线前使用"适应板框"快速定位视口。
2. **放置结构件**：固定孔、接插件、散热器——位置由结构决定，先锁定。
3. **放置核心器件**：MCU、主控芯片——高密度引脚区域，周围需留出布局和布线空间。
4. **按信号流放置外围器件**：按原理图信号流向从左到右、从上到下依次布局。可用布局传递（Ctrl+Shift+X）从原理图逐模块传递到PCB。
5. **放置去耦电容**：紧靠对应IC的电源引脚。
6. **放置电源模块**：远离敏感信号，DCDC电感远离模拟区域。
7. **最后放置丝印标识**。

### 1.2 模块化布局

- 使用**网络类管理器**将信号分组（如所有电源网络归入"PWR_CLASS"），方便后续规则统一分配。
- 先分配电源网络类规则（线宽更大），再处理普通信号线。
- 元件区域分布（Shift+P）：选中多个器件，画一个区域，器件在区域内自动排布。
- 在原理图框选某区域器件→PCB中自动选中对应器件，便于分类布局。

### 1.3 关键器件的摆放原则

- **MCU/高密度引脚区域**：在MCU旁边绘制**约束区域**，对区域内使用更细的线宽（如12mil）、更小的间距等独立规则。也适用于BGA/LQFP密集区。
- **晶振**：靠近MCU、负载电容靠近晶振、下方所有层不走信号线、远离板边、周围加禁止铺铜区。
- **DCDC电感**：远离敏感信号和反馈走线，SW节点有高频振铃。
- **去耦电容**：紧靠IC电源引脚（2~5mm内），就近摆放优先于整齐排列。
- **接插件**：放在板边，方便外部连接。

### 1.4 散热与结构约束

- **挖槽区域**：作用于全部图层，将所选区域全部挖空。挖槽靠近板框时即使无DRC报错也可能受生产工艺影响而断裂，需提前咨询板厂。
- 绘制过小的挖槽区域可能被板厂放大或无法生产。
- 大功率器件周围留出散热空间，必要时加散热铜皮（开窗）。

---

## 二、布线规则

### 2.1 线宽选型

**默认规则（一盎司铜箔）**：
- 所有网络统一线宽（如最小5mil），通过**设计规则 > 导线**修改。
- 嘉立创**两层板生产工艺**：最小线宽/线距为 **4mil**，设计时不应小于此值。
- EDA默认线宽规则基于一盎司铜箔；切换到两盎司铜箔需使用配套规则。

**电源网络单独规则**：
- 新建独立规则（如命名为"POWER"）：最小线宽10mil、默认线宽20mil（所有层生效）。
- 在网络规则中为VCC/GND等网络分配该规则。
- 线宽生效前提：右侧属性中"起始布线宽度"选择**"跟随规则"**而非自定义。

**布线中临时修改线宽**：
- 按 **Tab键** 可临时覆盖当前线宽。
- 多路布线时Tab同理统一修改。

**实际线宽与载流量**：视频中未给出线宽-电流数值对照表，实际工程需参考IPC-2221或板厂的线宽载流表。通常40mil≈2A（1oz铜箔，温升10°C）。

### 2.2 安全间距规则

- 默认安全间距基于一盎司铜箔，覆盖导线-导线、焊盘-导线、焊盘-板框等对象间距。
- 可**分层设置**：顶层与底层的间距规则独立配置，适配不同场景。
- 铺铜到导线/焊盘的默认间距 **10mil**，可在规则中调整。
- 四种规则条件：一盎司铜箔、两盎司铜箔、铺铜规则、内垫层规则。
- V2工程导入V3后，铺铜与内电层间距会提取为独立规则（注意兼容性问题）。

### 2.3 差分对布线

**创建差分对**：
- 在差分对管理器中创建，如USB差分对命名为"USB"，正网络D+/负网络D-。
- 差分对信号网络命名通常以 **+/-** 或 **DP/DM** 结尾，系统可自动识别。

**差分对设计规则**：
- 可设置：线宽、对间间距、信号强度、**最大误差范围**（对内长度公差）。

**布线操作**：
- 快捷键 **Alt+D**，自动依据差分对规则引出并保持间距。
- 差分对内因拐角造成的微小长度误差可通过等长调节或反方向增加拐角消除。

**差分对等长**：多组差分对网络间也需要保持一致的网络长度。

### 2.4 等长布线

**创建等长网络组**：
- 将需等长的多个网络（如PA0~PA7）加入同一等长网络组。

**分配基准网络**：
- 在网络规则 > 网络长度公差中为该组指定基准网络（如PA0），其他网络长度不得超过基准网络+公差范围（默认±1000mil）。

**执行等长调节**：
- 快捷键 **Shift+A**，选中导线向空闲区域拖动，自动增加蛇形走线长度。
- Tab键设置等长调节参数：长度、拐角样式、走线约束；可指定基准线自动计算偏差。

**焊盘对组**：
- 当同一网络存在分支（如芯片→排针→按键），可仅关注其中一段（芯片到排针），创建焊盘对组后左侧面板仅显示该段长度。

### 2.5 扇出布线

**适用场景**：LQFP/BGA等高密度封装自动引出走线。

**LQFP封装**：
- 扇出类型：向外、向内、向外向内。
- 参数：线宽、过孔尺寸、过孔到焊盘间距、最小通道间距（相邻过孔间距不满足时自动拉伸过孔）。

**BGA封装**：
- 盘中孔扇出。
- 可勾选仅扇出外面两行焊盘。

**注意事项**：
- 若扇出会触发DRC，可勾选"忽略DRC报错"强制扇出。
- 无网络焊盘需勾选"无网络焊盘扇出"才能扇出。

### 2.6 泪滴

**作用**：加强导线与焊盘连接、平滑导线交叉处过渡、平滑信号传输（减少阻抗突变引起的反射）。

**类型**：支持**圆弧泪滴**，可设置宽度/高度。

**应用范围**：
- 导线-多层焊盘
- 导线-单层焊盘
- 导线-导线交叉处

操作：可新增全部/移除全部。

### 2.7 缝合孔/回流孔

**作用**：在铺铜区域连接各层GND铜皮，减少回流路径阻抗和EMI。

**放置方式**：
- 快捷键放置或菜单放置 > 缝合孔；支持矩形/多边形/线条区域。
- 参数：GND网络、外径、内径、行距、列距。

**高效方式**：选中铺铜→右侧属性→放置缝合孔→设置行距/列距→一键铺满，也可一键移除。

**约束**：缝合孔遵循过孔设计规则，外径/内径超规会产生DRC报错。

---

## 三、铺铜规则

### 3.1 铺铜基本设置

- 铺铜到导线/焊盘的默认间距 **10mil**。
- 铺铜形状默认实心，可设为网格（十字花连接）减少焊接散热。
- 铺铜网络通常分配给GND。

### 3.2 禁止铺铜区

- 晶振周围设禁止铺铜区——减少寄生电容影响频率精度。
- 天线区域下方（如有PCB天线）不应铺铜。
- 高压区域周围可设禁止铺铜区以增加爬电距离。

---

## 四、DRC检查

### 4.1 设计规则检查（DRC）要点

**PCB下单前必须运行DRC**，重点检查：
- 安全间距：导线-导线、焊盘-导线、焊盘-板框、铺铜-导线、铺铜-焊盘等。
- 线宽：是否小于规则设定的最小值。
- 过孔尺寸：外径/内径是否满足规则。
- 未连接网络：是否存在未布线的连接。
- 丝印到焊盘/过孔：防止丝印上焊盘。

### 4.2 嘉立创生产工艺约束

| 参数 | 两层板 | 四层板 |
|------|--------|--------|
| 最小线宽 | 4mil | 4mil |
| 最小线距 | 4mil | 4mil |
| 最小过孔外径 | 16mil | 16mil |
| 最小过孔内径 | 8mil | 8mil |
| 最小丝印宽度 | 5mil | 5mil |
| 板边到铜皮 | 8mil | 8mil |

设计时所有参数不应小于以上值，推荐留20%~50%余量。

---

## 五、多路布线技巧

### 5.1 多路布线

- 同时选中多个焊盘（或网络），按布线快捷键，可多路同时走线。
- 多路布线中按Tab统一修改所有走线宽度。
- 适合总线布线（如数据线D0~D7并行走线）。

### 5.2 单路布线

- 点击焊盘开始走线，Tab键修改线宽，空格键切换走线方向。
- 走线中按数字键切换当前层（自动放置过孔）。

---

## 六、布局传递与交互

| 操作 | 快捷键 | 功能 |
|------|--------|------|
| 布局传递 | Ctrl+Shift+X | 原理图框选→PCB对应器件选中 |
| 交叉选择 | Shift+X | 原理图选中→PCB高亮但不选中 |
| 元件区域分布 | Shift+P | 批量器件在区域内自动排布 |
| 更新/转换到PCB | Alt+I | 原理图→PCB，勾选"包含设计规则"可导入差分对 |

---

## 七、丝印优化

- 丝印文字方向统一（横向或纵向），避免倒置。
- 丝印不覆盖焊盘和过孔。
- 关键标识（接口功能、正负极、引脚1标记）必须清晰。
- 板子名称、版本号、日期建议标注在丝印层。
- 嘉立创丝印最小字符高度约25mil，推荐30mil以上。

---

## 八、PCB下单注意事项

- PCB下单前必须运行DRC检查。
- 确认板厚、铜厚、表面处理等工艺参数。
- Gerber文件导出后建议用第三方工具（如Gerber Viewer）复核。
- 多层板确认叠层结构。
- 标注拼板工艺边和V-CUT线（如需拼板）。
