---
name: pcb-layout
description: >-
  PCB布局、布线与制造审查。仅在任务明确涉及具体PCB、Layout、板框/机械约束、叠层、网络类与线宽间距、差分对/等长/阻抗、回流路径、电源完整性、铺铜、过孔、热设计、EMC、PCB DRC、DFM、Gerber或装配生产检查时使用，可适用于嘉立创EDA或其他EDA。不要因笼统的“设计规则”“检查”“DRC”触发；原理图电气问题和产品总体方案分别使用schematic-design与hardware-architecture；若PCB位于当前打开的嘉立创EDA工程，本Skill继续负责PCB工程判断，并使用easyeda-project的live-operation模式读取或获准修改。
---

# PCB设计与审查

负责把已闭环的原理图、网表和机械约束转化为可制造、可装配、可验证的PCB。该 Skill 提供PCB工程判断，不直接操作嘉立创EDA。

## 路由与权限

- 原理图、器件引脚或外围电路尚未闭环：先用 `schematic-design`。
- 需要读取或修改当前打开的嘉立创EDA PCB：同时使用 `easyeda-project` 的 live-operation 模式。
- 需要只读学习、完整审计或最终交付验收：同时使用 `easyeda-project` 的 quality-gates 模式。
- “学习、审查、检查、解释”默认只读；只有用户明确要求修改指定PCB时才允许变更。
- 单纯软件连接、daemon、CLI和导出操作不由本 Skill 接管。

## 模式

- **设计模式**：从已确认网表和约束完成规则、布局、布线、铺铜和制造准备。
- **审查模式**：检查已有PCB并给出有证据的问题，不自行移动、布线、重铺铜或保存。
- **规则模式**：回答具体PCB规则时，先确定接口标准、板层、板厂、铜厚和实际叠层，避免给出脱离上下文的固定数值。

## Step 1：冻结PCB输入

开始前确认：

- 原理图/网表版本、封装和 Pin→Pad 映射已闭环。
- 板框、安装孔、板边接口、禁布区、外壳、高度和装配方向。
- 层数、铜厚、板厚、材料、目标板厂能力及阻抗叠层。
- 电源轨、电流、关键环路、差分/时钟/模拟/RF网络和测试需求。
- 单/双面装配、焊接工艺、可维修性、成本和制造输出要求。
- 准确目标工程、PCB文档和允许动作。

**完成标准：**没有用猜测替代板框、连接器方向、叠层或制造能力；PCB输入与原理图版本一致；修改边界明确。

## Step 2：建立约束和规则

从实际制造能力和电气需求派生规则，而不是照搬其他板：

- 线宽/间距、过孔/微孔、环宽、阻焊桥、铜到板边和爬电距离。
- 网络类：普通信号、电源、敏感模拟、高压、大电流、差分和等长组。
- 网络类是批量分配规则的机制，不是电气正确性的替代品；若规则或网络类先在
  原理图中定义，更新到 PCB 时必须显式包含该变更，并在 PCB 中读回成员与规则。
- 受控阻抗：由接口目标、实际材料和叠层计算几何，并记录板厂确认值。
- 高速约束：阻抗、对内 skew、组内长度、过孔预算、参考面和换层回流作为一组验收证据。
- 电流和热：根据铜厚、温升、长度、过孔并联和散热条件计算，不只看线宽经验表。
- 特殊工艺：盘中孔、盲埋孔、金手指、半孔、阻抗、厚铜、拼板或柔性区。

**完成标准：**每条关键规则有网络范围、数值、单位和来源；实际叠层与EDA规则一致；没有低于板厂能力或接口要求的未解释例外。

## Step 3：完成布局

按以下优先级布局：

1. 板框、安装孔、固定结构、板边连接器和用户交互件。
2. 主芯片、存储、时钟、RF、隔离边界和关键模拟器件。
3. 电源入口、保护、转换器、储能器件和大电流负载。
4. 每个电源脚的去耦、电阻网络和其他卫星器件。
5. 普通接口、测试点、丝印和装配辅助。

按功能和信号流分区，但不为了视觉整齐破坏关键回路。验证连接器朝向、Pin 1、插拔空间、器件高度、散热、探针/烙铁可达性及底面净空。模块化板还要检查实际插合后的碰撞、供电和方向。

**完成标准：**机械锚点正确；关键器件和去耦形成短回路；功能分区、散热、装配和维修均可解释；无未分类重叠或高度冲突。

## Step 4：规划回流并完成布线

优先顺序由设计决定，通常为关键电源/功率环路、时钟和高速差分、敏感模拟、关键控制、普通信号，再处理其余电源和地。

检查：

- 每条高速或快速边沿信号都有连续参考面，不跨平面缝隙；换层处有合适的回流路径。
- 差分对全程保持同参考、同过孔结构和合理耦合；弯折、颈缩、焊盘和连接器不破坏约束。
- DCDC输入高 di/dt 回路、SW节点、输出回路和反馈采样满足器件官方布局指南。
- 模拟输入、参考和反馈远离开关节点、时钟、PWM和大电流回路。
- 大电流路径、过孔阵列、铜颈和连接器额定值满足最坏电流和温升。
- 电源/地分区服从真实回流，不默认切割地平面或用磁珠/0Ω制造“模拟地”。
- RF天线与匹配网络按模组/芯片参考设计和实际层叠处理；无RF电路时不套用RF规则。

**完成标准：**无未连接网络；关键网络的路径、参考面、回流、宽度、长度和过孔均有记录；不存在不可解释的平面割裂、细颈或长绕线。

## Step 5：处理电源、铺铜、热和机械

- 以电源树和电流预算核对铜面、走线、过孔、平面分割和回流。
- 检查每个去耦回路的 pin→cap→GND，而非只量元件中心距离。
- 评估热源、散热铜、热过孔、气流、温敏器件和外壳传热。
- 入口保护器件应位于物理入口侧，ESD/浪涌回路短、直、低电感。
- 丝印包含极性、Pin 1、接口、电压、方向和必要警告，装配后仍可见且不压焊盘。
- 查看底层时物理翻转板子或使用正确镜像视图；最后用3D检查装配方向、碰撞和可达性。

**完成标准：**电源和地连通、铜岛、热、保护回路、双面装配及机械问题均已分类；丝印与实际网络和连接器方向一致。

## Step 6：验证与制造输出

每次影响铜皮、过孔、板框、网络或规则的修改后，先重建铺铜，再运行最终PCB DRC和相关检查。不要拿修改前的DRC结果作为完成证据。

最终验证至少包括：

- 网表/原理图同步、未连接网络和关键网络读回。
- DRC、布局/可制造性检查及每条警告的分类。
- 顶层、物理翻转后的底层和3D视觉检查。
- 板框、孔、尺寸、叠层、阻抗、Gerber、钻孔、阻焊、丝印和装配文件复核。
- BOM/坐标/装配图的位号、封装、面别、旋转和极性一致性。
- 坐标输出记录单位、原点/坐标基准、面别和底层镜像约定；并与 PCB 的位号、
  封装、极性和面别核对。

自动检查结论要与权威设计数据和实际视图互证；将发现分为确认问题、项目特例、检查器局限或待复核。

**完成标准：**重建铺铜后的最终检查无未解释错误；所有警告有处置结论；制造文件与已验证PCB版本一致；完成声明明确区分静态/DRC/视觉检查与真实制板、焊接和上电验证。

## 按需参考

只在对应任务出现时读取：

- 板厂能力、线宽间距、过孔和叠层：`references/design-rules.md`
- 差分、阻抗、等长和高速接口：`references/high-speed-guide.md`
- DCDC功率级PCB：`references/dcdc-design-guide.md`
- 完整PCB审查：`references/review-checklist.md`

`references/component-selection-guide.md` 和 `references/pcb-fundamentals.md` 不默认加载；器件/电路选择交给 `hardware-architecture` 或 `schematic-design`。参考文件中的固定数值、价格、免费打样和工期均须按当前板厂、项目叠层和日期重新核验。

## GitHub v1.1.1 PCB 融合规则

本 Skill 保留原有的布局、布线、热、机械、DFM、DRC 和制造交付内容，并吸收上游 v1.1.1 的运行时可验证规则。完整命令与字段说明按需读取 easyeda-project/references/live/references/：

- pcb.md：PCB 上下文绑定、读回、布线/过孔、覆铜、keepout、板框、同步和 mutation 后 reload 门。
- pcb-design-rules.md：JLC 工艺边界、推荐线宽/间距、过孔、电流、叠层、差分/USB、铺铜、丝印、Mark、拼板和 DRC 分类。
- pcb-layout-conventions.md：P0 机械锚点、P1 安全间距、P2 电源/高速/去耦、P3 回流、P4 热、P5 分区、P6 DFM、P7 收尾的冲突裁决顺序。
- auto-layout-sop.md 和 design-decisions.md：自动布局适用边界，以及层数、地策略、USB 架构、线宽档位和装配方式的可追溯决策。
- fab-rules-jlcpcb.json：只作为当前制造规则的机器可读候选；提交前仍需以目标板厂当日能力确认。
- practical-pcb-workflows.md：仅在当前 EasyEDA Pro 的板框/安装孔、规则同步、
  铺铜重建、DRC 或制造导出操作中读取；位于
  `../easyeda-project/references/live/references/`；其中保留可执行的经典菜单/鼠标路径，
  界面不一致时先视觉核对等价命令，不提供脱离项目的固定尺寸或线宽。
- manufacturing-and-bring-up.md：仅在制造输出、焊接辅助、实物调试或明确授权的下单准备时
  读取；与 PCB 操作补充位于同一目录，要求所有输出绑定同一已验证版本。

执行时新增以下硬约束：

1. 机械先行：先锁板框、安装孔、板边连接器、开口方向、高度包络、拔插/探针/烙铁通道，再放主芯片与关键回路；不能用电气能连通替代机械可装配。
2. 回路优先于中心距离：去耦按 pin→cap→via/plane→GND 的安装回路和叠层判断；DCDC 先锁输入高 di/dt、SW、输出和反馈回路；不能只用元件中心距离宣称有效。
3. 参考面和回流必须有证据：高速/差分/时钟检查连续参考面、换层回流、过孔结构、阻抗/长度和串扰间距；没有实际叠层时只能标为待确认，不给固定阻抗结论。
4. 铺铜/keepout 后重新读回：影响铜皮、区域、过孔、板框或规则的变更后，按官方流程重建铺铜；RF/天线禁布区必须覆盖所有相关层，不能只看顶层。
5. PCB mutation 后强制 reload：rip-up/route/delete/via/track 等变更后，先执行 easyeda doc reload，再读取、判定或跑 DRC/check；旧读数不能继续作为当前证据。
6. 质量门不看单张截图：以 list/check/drc/layout-lint/layout-score 等数据为主，截图和 3D 仅作辅助；skipped、超时和未知均不得当作通过。
7. 制造输出与版本绑定：Gerber、钻孔、BOM、坐标、装配图和 DRC 必须来自同一个已保存、已读回、已验证版本；完成声明要区分静态/DRC/视觉检查与真实制板、焊接、上电和 EMI 验证。
